

**Змістовий модуль 20. Мікропроцесори і мікро-ЕОМ.  
Лекція № 20. Тема № 20. Логічні елементи і цифрові пристрої.**

**План лекції**

1. Логічні елементи
2. Тригери
3. Історія створення й робота цифрової ЕОМ

В основі цифрової електроніки лежить двійкова система числення. Для запису чисел у двійковій системі потрібні тільки дві цифри - нуль (0) і одиниця (1). Двійкова система числення використовується в цифрових ланцюгах завдяки тому, що двійкові цифри легко представити у вигляді двох напруг - високої й низької.

У логічних ланцюгах можливі два стани - 1 і 0. Стан 1 також називають **високим**, щоб указати, що напруга в цьому стані вище, чим у стані 0. Стан 0 також називають **низьким**, щоб указати, що напруга в цьому стані нижче, чим у стані 1.

Дані у двійковій системі представляються двійковими цифрами, які називаються бітами. **Біт** - двійкова цифра (розряд) (*binary digit*).

Усе цифрове обладнання сконструйоване з використанням невеликої кількості основних схем, названих **логічними елементами**, які виконують деякі логічні функції із двійковими даними.

Існують два основні типи логічних схем: схеми прийняття рішень і пам'ять. **Логічні схеми прийняття рішень** контролюють двійкові стани входів і видають вихідний сигнал, заснований на станах входів і характеристиках логічної схеми. **Схеми пам'яті** використовуються для зберігання двійкових даних.

## 1. Логічні елементи

Розглянемо деякі логічні схеми.


### 1.1. Елемент І.

**Елемент І** - логічна схема, на виході якої 1 з'являється тільки тоді, коли на всі його входи надходить сигнал 1. Якщо на який-небудь із входів надходить 0, на виході з'являється 0.

На мал. 1 показані стандартні позначення, використовувани для елементів І. Елемент І може мати будь-яку кількість входів більше одного. Показані

позначення представляють найбільше часто використовувані елементи із двома, трьома й чотирма входами.

Стан і логічний зв'язок між входними й вихідними сигналами елемента І відбиває так звана *таблиця істинності* (табл. 1), яка показує вихідний стан двовходового елемента для будь-яких можливих станів входів: А і В - входи; Y - вихід.



Таблиця 1. Таблиця станів елемента 2І


A	B	Y
0	0	0
1	0	0
0	1	0
1	1	1

Мал. 1. Позначення елементів І

Елемент І виконує операцію логічного множення, яке відомо як функція І.

### 1.2. Елемент АБО.

**Елемент АБО** - це логічна схема, на виході якої з'являється 1, якщо на будь-який з його входів подано 1. На його виході з'являється 0, якщо на всі його входи подано 0. Цей елемент, як і елемент І, може мати два або більш входів. На мал. 2 показані стандартні позначення, використовувані для елементів АБО із двома, трьома й чотирма входами.



Таблиця 2. Таблиця станів елемента АБО

A	B	Y
0	0	0
1	0	1
0	1	1
1	1	1

Мал. 2. Позначення елементів АБО


Значення на виході елемента АБО із двома входами наведені в табл. 2: А і В - входи; Y - вихід.

Елемент АБО виконує логічну операцію додавання.

### 1.3. Елемент НЕ.

Елемент НЕ виконує функцію, яка називається **інверсією**. Мета інвертора - зробити стан виходу протилежним стану входу. Якщо на вхід інвертора поданий високий стан, або 1, то на виході з'явиться низький стан, або 0. Якщо ж на вхід інвертора подати низький стан, або 0, то на виході з'явиться високий стан, або 1.

Схематичне позначення інвертора показано на мал. 3.



Мал. 3. Позначення інвертора

Таблиця 3. Таблиця станів елемента НЕ


A	Y
0	1
1	0

Роботу інвертора відбиває табл. 3. Вхід інвертора позначений  $A$ , а вихід -  $\bar{A}$  (читається «не  $A$ »). Риска над буквою  $A$  показує заперечення  $A$ . Оскільки інвертор має тільки один вхід, те можливі тільки два стани входу.

#### 1.4. Елемент І-НЕ.

Елемент **І-НЕ** є комбінацією елементів І і НЕ й найбільше широко використовуваною логічною функцією. Це обумовлене тим, що ці елементи можуть бути використані для створення деяких інших логічних елементів.

Схематичне позначення елемента І-НЕ, а також його еквівалентність послідовно включеним елементу І і інвертору, показано на мал. 4. Кружечок на виході позначає інвертування функції І.



Мал. 4. Елемент І-НЕ


Таблиця 4. Таблиця станів елемента І-НЕ

A	B	Y
0	0	1
1	0	1
0	1	1
1	1	0

Нижче наведена таблиця істинності для двухвходового елемента І-НЕ (табл. 4). Помітимо, що вихід елемента І-НЕ є запереченням виходу елемента І. Подача 0 на будь-який вхід дає на виході 1.

### 1.5. Елемент АБО-НЕ.

Елемент **АБО-НЕ** є комбінацією елемента АБО й інвертора. Подібно елементу І-НЕ, елемент АБО-НЕ також може бути використаний для створення інших логічних елементів. Схематичне позначення елемента АБО-НЕ, а також його еквівалентність послідовно включеним елементу АБО й інвертору показані на мал. 5. Кружечок на виході показує інвертування функції АБО.



Мал. 5. Елемент АБО-НЕ

Таблиця 5. Таблиця станів елемента АБО-НЕ













A	B	Y
0	0	1
1	0	0
0	1	0
1	1	0

Табл. 5 - таблиця істинності для двовходового елемента АБО-НЕ. Помітимо, що його вихід є запереченням виходу елемента АБО. 1 на виході з'являється тільки тоді, коли на обоє входу подано 0. Якщо на кожній із входів подано 1, то на виході буде 0. Існують елементи АБО-НЕ із двома, трьома, чотирма й вісьма входами.

Отримані про елементи відомості систематизуємо в таблиці 6.

Таблиця 6. Логічні елементи

Логічна операція	Позначення логічного елемента		Таблиця істинності		
	Україна	Європа й США			
І (AND)			X <sub>1</sub>	X <sub>2</sub>	Y
			0	0	0
			0	1	0
			1	0	0
			1	1	1

Логічна операція	Позначення логічного елемента		Таблиця істинності		
	Україна	Європа й США			
АБО (OR)			X <sub>1</sub>	X <sub>2</sub>	Y
			0	0	0
			0	1	1
			1	0	1
1	1	1			
НЕ (NOT)			X		Y
			0		1
			1		0
І-НЕ (NAND)			X <sub>1</sub>	X <sub>2</sub>	Y
			0	0	1
			0	1	1
			1	0	1
1	1	0			
АБО-НЕ (NOR)			X <sub>1</sub>	X <sub>2</sub>	Y
			0	0	1
			0	1	0
			1	0	0
1	1	0			
<b>НЕРІВНОЗНАЧНІСТЬ</b> X1 і X2 (АБО-НЕ, <b>ЩО</b> <b>ВИКЛЮЧАЄ</b> ) (XOR)			X <sub>1</sub>	X <sub>2</sub>	Y
			0	0	0
			0	1	1
			1	0	1
1	1	0			
<b>РІВНОЗНАЧНІСТЬ</b> X1 і X2 (АБО, <b>ЩО</b> <b>ВИКЛЮЧАЄ</b> ) (XNOR)			X <sub>1</sub>	X <sub>2</sub>	Y
			0	0	1
			0	1	0
			1	0	0
1	1	1			

## 2. Тригери

**Тригер** - це пристрій із двома стійкими станами рівноваги, призначений для запису й зберігання інформації. Під дією вхідних сигналів тригер може перемикається з одного стійкого стану в інший. При цьому напруга на його

виході стрибкоподібно міняється. Число входів залежить від виконуваної функції.

У цей час в інтегральнім виконанні виробляється багато тригерів як у вигляді самостійних виробів, так і в складі різних функціональних обладнань - лічильників, регістрів, запам'ятовувальних пристроїв і т.п. Вони мають складні електричні схеми й різняться числом входів, способами введення вхідної інформації, реалізованою функцією переходів, елементною базою, електричними й тимчасовими параметрами, конструктивним оформленням і іншими показниками.


В *асинхронних тригерів* є тільки інформаційні (логічні) входи. Асинхронні тригери відрізняє властивість спрацьовувати відразу після зміни сигналів на входах.

У *синхронних тригерів* зміни сигналів на інформаційних входах ще недостатньо для спрацьовування. Необхідний додатковий командний імпульс, який подається на синхронізуючий, або, як його частіше називають, тактуючий вхід.

Існує кілька типів тригерів.

## 2.1. RS-тригер.

RS-тригер утворено двома перехресно зв'язаними елементами АБО-НЕ або І-НЕ (мал. 6).



Мал. 6. RS-тригер

S	R	Q	$\bar{Q}$
0	0	Без изменений	Без изменений
0	1	0	1
1	0	1	0
1	1	?	?

Таб. 7. Таблица станів RS-тригера


RS-тригер має два виходи  $Q$  і  $\bar{Q}$  й два керуючих входи: R (**Reset** - скидання) і S (**Set** - установка). На виходах тригера рівні завжди протилежні: якщо  $Q = 1$ , то  $\bar{Q} = 0$ , і навпаки.

Для того щоб зрозуміти роботу ланцюга, припустимо, що вихід  $Q$ , вхід R і S мають низький рівень. Низький рівень виходу  $Q$  подається на один із входів елемента 2. На вході S також низький рівень. На виході елемента 2 високий рівень, який подається на вхід елемента 1, утримуючи його вихід на низькому рівні. Коли на виході  $Q$  з'являється низький рівень, говорять, що тригер у

вихідному стані (*RESET*). Він залишається в цьому стані невиразно довго, доти, поки на вхід S елемента 2 не буде поданий високий рівень. Коли на вхід S елемента 2 буде поданий високий рівень, на виході елемента 2 з'явиться низький рівень, а цей вихід зв'язаний із входом елемента 1. Оскільки на вході R елемента 1 низький рівень, на його виході Q низький рівень зміниться на високий і подається на вхід елемента 2, забезпечуючи на виході  $\bar{Q}$  низький рівень. Коли на виході Q високий рівень, говорять, що тригер в *одиночному (SET) стані*. Він залишається в цьому стані доти, поки на вхід R не буде поданий високий рівень, що переводить тригер у вихідний стан.

«Неприпустиме», або «недозволене», умова має місце, коли одночасне на обоє входу, R і S, подається високий рівень. У цьому випадку виходи Q й  $\bar{Q}$  намагаються перейти в низький стан, але Q й  $\bar{Q}$  не можуть бути одночасно в однаковому стані без порушення роботи тригера. При одночаснім відключенні високого рівня із входів R і S обоє виходу намагаються перейти в стан з високим рівнем. Оскільки логічні елементи небагато відрізняються друг від друга, те один з них перейде в стан з високим рівнем. Це змусить інший елемент перейти в стан з низьким рівнем. У цьому випадку має місце непередбачений режим роботи й, отже, стан виходів тригера не може бути визначене.

Іншим типом тригера є тригер із синхронізуючим входом. Він відрізняється від RS-тригера тим, що для його роботи необхідний додатковий вхід. Третій вхід називається тактовим (або синхронізуючим). На мал. 7 зображена логічна схема тригера із синхронізуючим входом і його схематичне позначення. Сигнал високого рівня на кожному із входів вхідного блоку тригера активізує тригер, змушуючи його змінити стан. Вхідний блок, називаний «керуючим елементом», направляє тактові імпульси на входи елементів тригера.



Мал. 7. Логічна схема тригера із синхронізуючим входом і його схематичне позначення


## 2.2. D-тригер.

У цифрових мікросхемах дуже часто застосовують тригери з єдиним входом даних  $D$  (**data**), так звані **D-тригери**. Вони корисні тоді, коли повинен бути збережений тільки один біт даних (1 або 0). На мал. 8 зображені логічна схема й умовна позначка D-тригера.

Він має один вхід для даних і вхід для тактових імпульсів.

Функціональна особливість цього типу тригерів полягає в тому, що сигнал на виході  $Q$  в такті  $n+1$  повторює значення вхідного сигналу  $D^n$  в попередньому такті  $n$  і зберігає (запам'ятовує) цей стан до наступного такту.

Інакше кажучи, D-тригер затримує один такт інформацію, що існувала на вході  $D$ . Тому D-тригер також називають тригером із затримкою.




Мал. 8. D-тригер.

D-тригери, з'єднані разом, утворюють зрушувальні й регістри пам'яті, які широко використовуються в цифрових системах.

## 2.3. JK-тригер.

Найбільше широко використовуваний тригер - JK-тригер - має всі особливості тригерів інших типів. Логічна схема й позначення JK-тригера показані на мал. 9.





Мал. 9. JK-тригер

JK-тригер при всіх комбінаціях, крім однієї  $J=K=1$ , функціонує, як RS-тригер, причому вхід J відіграє роль входу S, а K – вхід відповідає R-входу. При вхідній комбінації  $J=K=1$  відбувається перекидання тригера й вихідні сигнали міняють своє значення.


JK-тригери широко використовуються в багатьох цифрових ланцюгах, особливо в схемах лічильників. Лічильники можна знайти майже в кожній цифровій системі.

#### 2.4. T-тригер.

Як ми вже відзначали, при вхідній комбінації  $J = K = 1$  відбувається перекидання тригера й вихідні сигнали міняють своє значення. T-тригер виходить при з'єднанні входів J і K в один рахунковий вхід.

**T - тригер** (рахунковий) - єдиний вид тригера, поточний стан якого визначається його ж станом у попередньому такті.

Умовна позначка T – тригера, назва якого походить від англійського слова *toggle* – перекидатися.



Мал. 10. Схема перетворення JK-тригера в T – тригер і умовне графічне позначення T – тригера

Асинхронні й синхронні Т - тригери в основному застосовуються для рахунку числа вхідних імпульсів (звідси й назва - "рахунковий") і для розподілу частоти проходження вхідних імпульсів.

Тригери є основними будівельними блоками для побудови послідовних логічних ланцюгів. Вони можуть бути з'єднані разом і утворювати лічильники, регістри зсуву й пристрої пам'яті.

### 3. Історія, обладнання й робота цифровий ЕОМ

Перша в континентальній Європі електронна обчислювальна машина (ЕОМ) була розроблена в Києві в 1948 році під керівництвом С.А.Лебедева – директора Київського інституту електротехніки АН УРСР і одержала назву МЕСМ (Мала електронна рахункова машина).

Після перших успіхів і з метою задоволення великих потреб в обчислювальній техніці, було ухвалене рішення доробити макет до повноцінної машини, здатної вирішувати реальні завдання. До кінця 1949 року - розроблена архітектура машини, а також принципові схеми окремих блоків. В 1950 р. машина була змонтована у двоповерховому будинку колишнього монастиря у Феофанії (під Києвом). 6 листопада 1950 року - виконаний пробний пуск машини, у ході якого вирішувалося завдання:  $Y'' + Y = 0$ ;  $Y(0) = 0$ ;  $Y(\pi) = 0$ .

25 грудня 1951 року - після успішного проведення випробувань комісією АН СРСР на чолі з академіком М. В. Келдишем почата регулярна експлуатація машини. МЕСМ експлуатувалася до 1957 р., після чого була передана в КПІ для навчальних цілей.



Мал. 11. МЕСМ Київського інституту електротехніки

Перші ЕОМ були занадто дорогими, громіздкими й тому не мали масового застосування: вони використовувалися тільки у великих наукових центрах, для потреб освоєння космосу, оборони.

У *машинах другого покоління*, що працювали на напівпровідникових приладах, для введення інформації почали застосовувати паперові перфокарти, для запам'ятовування інформації – магнітні стрічки, а для виведення – алфавітно-цифрові друкувальні пристрої (АЦПУ).



Мал. 12. ЕОМ другого покоління «Мінськ-32»

Наприкінці 60-х рр. ХХ століття з'явилися *ЕОМ третього покоління*, що працювали на малих інтегральних схемах. У цих машинах у якості засобу спілкування з ЕОМ стали використовувати відеотермінали – дисплеї. Прямий доступ до машини одержали основні користувачі інформації – учені, інженери, студенти.

Нові технології створення інтегральних схем (великі інтегральні схеми – БІС) дозволили розробити наприкінці 70-х – початку 80-х рр. ХХ століття *ЕОМ четвертого покоління*, до яких належать різного роду міні- і мікроЕОМ. Одним з революційних досягнень в області обчислювальної техніки з'явилося створення персональних ЕОМ, які можна віднести до окремого класу машин четвертого покоління. Саме із цього моменту в нашій мові замість ЕОМ ствердився термін «персональний комп'ютер» - ПК. У цей час у світі використовуються сотні мільйонів ПК як на виробництві, так і в повсякденнім житті.




Мал. 13. ЕОМ третього покоління IBM-370 (США)

Розглянемо принцип дії ЦЕОМ. На її схемі можна виділити сім функціональних блоків.

1. Арифметичний пристрій (АУ) призначене для виконання арифметичних операцій із двійковими числами. Воно може виконувати також обмежене число логічних операцій (порівняння, заперечення, інверсія, диз'юнкція, кон'юнкція й ін.).

2. Оперативний запам'ятовувальний пристрій (ОЗУ) дозволяє зберігати порівняно невеликий обсяг інформації, необхідної для виробництва обчислень на тому або іншому заздалегідь виділеному етапі розв'язку завдання. Швидкість вибору інформації з ОЗУ, передачі її в арифметичне обладнання відповідає швидкості виконання арифметичних і логічних операцій в АУ.

3. Зовнішній запам'ятовувальний пристрій (ВЗУ) - сховище основного масиву інформації, необхідного для розв'язку завдання, а також довідкових даних і стандартних програм. Швидкість вибору інформації із ВЗУ на кілька порядків нижче швидкості вибору інформації з ОЗУ.



Мал. 14. Структурна схема ЦЕОМ

4. Пристрій управління (УУ) визначає порядок і зміст роботи окремих блоків відповідно до програми, записаної у ВЗУ.

5. Пульт управління (ПУ) призначений для ручного введення в машину командної інформації оператора.

6. Обладнання введення інформації (УВ) призначене для запису програм і іншої інформації у ВЗУ. Інформація може надходити по каналах зв'язку у вигляді безперервних сигналів. Таку інформацію обладнання введення кодує, тобто перетворює у дискретні сигнали (двійкові числа).

7. Обладнання виведення й відображення інформації (УВО) призначене для видачі рішень у вигляді буквено-цифрових текстів або графічних побудов на екрані.

У машинах останніх поколінь блоки АУ й УУ звичайно поєднують. Такий об'єднаний блок називають *процесором*. Для зберігання й вибору інформації крім ВЗУ й ОЗУ можна встановити ряд проміжних блоків, причому чим більше швидкодія, тем менше обсяг пам'яті блоку. Усі запам'ятовувальні блоки іноді визначають поняттям «пам'ять» машини, а блоки введення й виведення інформації - «канал зв'язку».

У процесі роботи машина послідовно виконує операції, записані в програмі.

## **Питання для самоконтролю**

1. Перелічіть кілька логічних елементів цифрових ланцюгів і вкажіть, які функції вони виконують.
2. Що таке таблиця істинності?
3. Що таке тригер?
4. Які типи тригерів ви знаєте?
5. Що таке тригер із синхронізуючим входом?
6. Наведіть покоління ЕОМ.
7. З яких складових складається ЦЕОМ?
8. Призначення і устрій процесора ЦЕОМ.

## **Список літератури**

1. Данилов И.А., Иванов П.М. Общая электротехника с основами электроники: Учеб. пособие для неэлектротехн. спец. техникумов. – М.: Высш. шк., 2005. – глава 22, §§ 22.1 – 22.22 (с. 610 – 673).
2. Синдеев Ю.Г. Электротехника с основами электроники: учеб. пособие. – 15-е изд., стереотипное – Ростов н/Д: Феникс, 2013. – §12.7 (с. 366 – 377).
3. Славинский А.К., Туревский И.С. Электротехника с основами электроники: учебное пособие. – М.: ИД «ФОРУМ»: ИНФРА-М, 2009. – глава 16, §§ 16.1 – 16.4 (с. 424 – 433).